 集成電路IC設計高級研修培訓班 |
| 課程說明 |
本課程講授基于Synopsys EDA tools構成的ASIC/SOC數字電路前端開發流程，學員通過運用數字邏輯、硬件描述語言完成一個中等規模的專題項目設計，在課程過程中掌握數字集成電路的coding、仿真、綜合、靜態時序分析、可測性設計、一致性驗證等一系列數字電路前端流程中的設計技巧，終使學員達到能獨立完成中等規模電路模塊的前端設計水平。前端設計當中、驗證、優化，，通過多個專題實驗幫助學員熟悉模擬設計流程，提升學員分析、設計、優化、測試電路的能力。本課程涵蓋模擬設計領域相關技術的核心內容，注重基礎知識和實用技巧的講解。
本課程同時講授集成電路結構的分析與設計，詳細介紹在不同應用指標要求下的多種數字電路模塊的設計，以及設計所必須考慮的測試問題，通過課題實踐范例和專題制作，讓學員掌握數字集成電路的實際設計方法、實用技巧以及成熟的設計經驗。本課程包括以下教學模塊，分別是：
前端設計實用技術，內容包含CMOS模擬電路工藝與器件模型分析，版圖基本知識，學習Unix/Linux操作系統及命令，前端設計常用EDA工具的安裝、調試及基本使用方法；
前端設計高級技術進階，內容以業界主流的ARM為實例，可測性設計技術，以及高級技巧的教學； |
| 培訓目標 |
| 幫助學員熟悉并掌握典型數字ASIC/SOC芯片前端開發流程和設計技巧，以及相關設計軟件的使用，課程結束后學員可積累相當于1年左右的實際工作經驗，能夠獨立完成ASIC/SOC中等模塊的設計。 |
| 入學要求 |
有數字電路設計和硬件描述語言的基礎或自學過相關課程。 |
| 班級規模及環境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持小班授課，為保證培訓效果，增加互動環節，每期人數限3到5人。 |
| 上課時間和地點 |
上課地點：【上�！浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈
近開課時間(周末班/連續班/晚班）：IC設計高級培訓班：2025年5月1日....--即將開課--...............................(歡迎您垂詢，視教育質量為生命！) |
| 實驗設備 |
☆資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
| 師資團隊 |
【趙老師】
大規模集成電路設計專家，10多年超大規模電路SOC芯片設計和版圖設計經驗，參與過DSP、GPU、DTV、WIFI、手機芯片、物聯網芯片等芯片的研發。精通CMOS工藝流程、版圖設計和布局布線，精通SOC芯片
設計和版圖設計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設計、驗證、DFT、PD、流片經驗。
熟練掌握版圖設計規則并進行驗證及修改；熟練掌握Unix/Linux操作系統；熟悉CMOS設計規則、物理設計以及芯片的生產流程與封裝。
【王老師】
資深IC工程師，十幾年集成電路IC設計經驗，精通chip的規劃、數字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網絡芯片、手機芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計，
熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設計。
【張老師】
從事數字集成電路設計10余年，精通CMOS工藝流程、版圖設計和布局布線，精通VERILOG,VHDL語言，
擅長芯片前端設計和復雜項目實施的規劃管理，其領導開發的芯片已成功應用于數個國際知名芯片廠商之產品中。豐富的芯片開發經驗，對于現今主流工藝下的同步數字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發，擁有數顆規模超過百萬門的數字芯片成功流片經驗.
★更多師資力量請見曙海師資團隊。 |
| 新優惠 |
|
◆在讀學生憑學生證，可優惠500元。 |
| 質量保障 |
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
本課程實戰演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯合從頭至尾強化練習整個芯片的生成過程，強調實戰，實戰，還是實戰！
免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！
|
|
| 集成電路IC設計高級研修培訓班 |
| |
第一階段 |
1、IC前端設計詳細流程介紹
以汽車油箱油量檢測器的開發為例，演示和介紹IC芯片前端，從產品分析、功能劃分到芯片綜合、形式驗證以及靜態時序分析的詳細開發流程。
2、Unix基本應用
講述Unix的基本文件目錄結構、文件編譯器、常用命令，以及項目的database結構和版本管理基礎。
3、代碼編寫及仿真技巧
系統介紹verilog語法規范、語言與電路實現之關系，以及RTL仿真技術、RTL代碼編寫技巧、控制單元和數據通路單元的實現技巧、基于Verilog語言的測試編碼技巧，功能驗證及Testbench搭建的技巧。
4、綜合技術
講述綜合基礎、組合電路與時序電路、基于TCL的綜合流程、綜合策略、設計環境和設計約束的制定、綜合優化的技巧、實現優化結果的可綜合代碼編寫技術等。
5、可測試設計技術
基于Synopsys DFT compiler的DFT技術，介紹可測性設計技術、組合電路和時序電路的測試方法、基于TCL的DFT設計實現的基本流程。
6、靜態時序分析技術
基于Synopsys PT的靜態時序分析技術，介紹靜態時序分析、基于TCL技術的處理過程和常用的時序分析方法。
7、一致性驗證技術介紹
介紹一致性驗證技術，使學員了解基于Synopsys Formality 的一致性驗證方法。
8、ARM控制器專題項目
項目實踐：
本課程專題實驗是構造一個8位CPU（8051）的外部Cache控制器，用于實現CPU通過LPC協議(Intel的一種主板總線協議)訪問外部LPC FW Hub(Burst訪問)的執行程序。本項目包括CPU core接口模塊,控制狀態寄存器模塊,two-way組相聯的cache控制模塊,SRAM控制模塊,LPC 接口模塊。學員可以從中學習如何從IP,標準接口spec和Cache算法入手，進行項目的Architecture設計，完成模塊劃分，設計spec和RTL代碼，建立仿真計劃和仿真環境，完成整個項目的功能仿真到綜合、STA，以及一致性驗證,實現一個較完整的SOC設計流程。設計規模在萬門級。在0.25um工藝庫下，頻率不小于100MHz。
|
第二階段 集成電路(IC)電磁兼容設計 |
一、集成電路EMC技術概論
1.1、何謂集成電路EMC設計
1.2、集成電路EMC標準與規范
1.3、EMC的效費比-EMC介入時間與成本的關系
1.4、電磁兼容設計與抗電磁騷擾的區別
1.5、集成電路的EMC設計管理
二、IC版圖設計中的EMC/EMI問題
2.1、版圖設計
2.2、版圖舉例: ?I噪聲電流/瞬態負載電流/?I噪聲電壓
2,3、版圖舉例: 差模騷擾/共模騷擾
2.4、版圖舉例: 傳導騷擾耦合
2.5、版圖舉例: 共阻抗騷擾耦合
2.6、版圖舉例: 共電源阻抗耦合
2.7、版圖舉例: 感應騷擾耦合/串擾
2.8、版圖舉例: 輻射騷擾耦合/非閉合載流電路/閉合載流電路
2.9、版圖舉例: 敏感度特性/耦合途徑
三、IC版圖EMC設計
3.1、減小版圖互連線路走線的阻抗
3.2、版圖布局和布線的準則：
1)、低頻布線取短距離(小電阻)；
2)、高頻布線取小環路面積(小阻抗);
3)、布局與不兼容分割
3.3、版圖中電源網格/地線網格,電源總線/信號總線和接地設計準則
3.4、層次化結構和多金屬層設計與應用/金屬距離和密度
1)、層疊設計,層數和大小的選擇
2)、2W原則
3)、傳輸延遲和特性阻抗及阻抗匹配
4)、信號完整性的含義
5)、信號完整性問題
6)、IC設計中的串擾
四、IC地線設計
4.1、接地系統
4.2、IC中的接地
五、IC中的屏蔽設計
5.1、屏蔽材料與厚度的選擇和屏蔽效能的計算
5.2、IC中的屏蔽
六、濾波設計
6.1、濾波器的種類
6.2、如何選擇濾波器的網絡結構
6.3、如何計算濾波器的插入損耗與頻率特性 |
第三階段 Calibre
物理驗證 |
Calibre 物理驗證培訓班
Mentor Graphics 的Calibre 是深亞微米物理驗證的工業標準，為全球的芯片代工廠廣泛使用。本次課程將教會用戶在版圖驗證流程中有效地使用Calibre并能通過版圖編輯器成功地分析Calibre
DRC 和LVS的結果，同時還有相應的上機練習課程可加深對Calibre概念和技術的理解，增加Calibre的使用經驗。
● 可以學到：
◎ 如何使用Calibre DRC、LVS（flat and hierarchical 兩種模式）；
◎ 如何通過Calibre RVE（Results Viewing Environment）和版圖編輯器分析DRC和LVS結果，進行查錯；
◎ 了解Calibre 規則文件里的各種格式描述，如版圖和邏輯圖數據的輸入格式、DRC和LVS的輸出結果、層定義、中間層的產生、DRC
規則檢查、LVS 晶體管的識別和連接關系的定義等；
◎ 了解簡單的DRC 規則檢查，如寬度、間距、包含關系的檢查；
◎ 了解一些復雜的DRC 檢查，如天線規則、金屬密度檢查；
◎ 如何做網表對網表的比較、版圖對版圖的比較；
◎ 定義并定位LVS的相關問題：短路和開路、懸空或孤立的nets、pin swapping、軟連接和標示字等問題；
◎ 了解Calibre 與其他EDA工具的接口。
第一部分
1、Introduction to Calibre Interactive（Calibre）
2、Calibre Rules (SVRF) overview
3、Basic DRC concepts
4、Advanced DRC Topics
5、How to build up Connectivity
6、How to handle texts in Calibre rules
8、Lab
第二部分
9、Basic LVS concepts
10、Device Recognition with Calibre
11、Troubleshooting Shorts and Opens
12、Other Calibre Applications (antenna checks, LVL, etc.)
13、Run Calibre in Command Line
14、Lab
|
第五階段 混合信號測試技術 |
本部分概括了混合信號測試的概念和方法。課程不針對特定的測試設備進行介紹。
培訓的目的是介紹混合信號測試系統的組成，采樣理論及如何正確的采樣模擬信號等，
以及如何用波形發生器為芯片建立模擬信號，如何在具體應用中選用典型的DSP算法。
課程還介紹了如何從采樣數據中確立測試方法并與芯片的參數相聯系等的具體內容。
|
Topic |
Description |
混合信號測試概述 |
1. 混合信號測試概念
2.混合信號測試機臺結構
3. 典型的混合信號測試機臺介紹
4. 典型混合信號測試參數介紹 |
混合信號測試理論 |
1. 采樣和重建理論
2. 采樣定律和混疊現象 |
3. 采樣噪聲
4. 相關采樣定律 |
|
第五階段 專題強化 |
專題一、綜合及DFT/ATPG/BSD
主要講解：
（1）電路綜合的不同方法
（2）DFT的D算法和機制
（3）DC工具推薦的DFT strategy及其具體應用
（4）數�；旌想娐稟TPG的產生方法
（5）基于加入BSD/BIST的ATPG方法
專題二、電路設計中的異步問題
主要講解跨時鐘電路在設計中出現的各種情況，
以及通過實踐案例介紹應對處理的方法并介紹跨時鐘電路設計中工具檢查的方法。
專題三、CDC 檢查和 Spyglass
1)Spyglass介紹
2）CDC問題類型
3）Flat/Hierarichal flow using ip_block constraint
3）CDC流
4）CDC調試
專題四、低功耗設計
1、低功耗電路設計要點
2、自動化的低功耗設計方法(upf)
3、電路功耗的分析和評估 |
首 頁 手機閱讀模式
shuhaipeixun
總部李老師
日韩不卡高清