四虎在线精品,免费国产小视频在线观看,国产在线一区观看,一级毛片试看60分钟免费播放

       通過本課程您將了解項目結(jié)構(gòu)、進程窗口、各種 ISE? 軟件設(shè)計流程和 Xilinx 綜合技術(shù)(XST) 方面的信息。您還能檢驗 XST 綜合，并使用項目瀏覽器 (Project Navigator) GUI 中的XST 約束文件。您還將了解工程采集系統(tǒng) (Engineering Capture System, ECS)，StateCAD 和ISE 仿真器工具方面的信息。

        ?? 具備 VHDL 或 Verilog 語言的基礎(chǔ)知識
        ?? 具備 Virtex™ FPGA 架構(gòu)的基礎(chǔ)知識

        ?? 在 ISE 軟件中創(chuàng)建新的項目瀏覽器項目
        ?? 列出 ISE 軟件內(nèi)可使用的設(shè)計流程
        ?? 訪問和修改 XST 綜合選項
        ?? 利用工程采集系統(tǒng) (Engineering Capture System, ESC) 原理圖輸入工具創(chuàng)建原理圖設(shè)計
        ?? 利用 StateCAD 工具創(chuàng)建符號化狀態(tài)機
        ?? 創(chuàng)建測試平臺并利用 ISE 仿真器對設(shè)計進行仿真

        實驗 1 項目瀏覽器獲得在 ISE 軟件中進行 HDL 流程操作的全面的動手經(jīng)驗。創(chuàng)建新項目、添
                      加源文件、綜合設(shè)計以及利用誤差導(dǎo)航特性。
        實驗 2 綜合選項修改 XST 綜合特性，閱讀綜合報告來比較綜合結(jié)果，并利用快照(snapshot) 
                      功能。
        實驗 3 ECS 執(zhí)行原理圖編輯器的基本任務(wù)，如添加符號、連接符號和線路、給線路和總線命
                      名、添加 I/O 標記和使用帶有 ECS 的 Xilinx CORE Generator? 軟件系統(tǒng)。
        實驗 4 ISE 仿真器和 StateCAD 工具
                      對設(shè)計周期流程進行仿真和驗證。演示如何將這些工具整合到 ISE 軟件