 集成電路IC后端設計就業(yè)培訓班 |
|||
| 培養(yǎng)目標 |
|||
| 通過培訓使學員專項技能水平達到相當于中級技術等級；掌握集成電路基本工藝設計知識、版圖設計基礎知識，了解半導體基礎理論，能熟練使用EDA軟件軟件進行基本版圖設計。 | |||
| 培養(yǎng)對象 |
|||
1.理工科背景，有志于數字集成電路設計工作的學生和轉行人員； ★ 可以通過培訓快速進去進入IC行業(yè)的專業(yè)：
|
|||
| 就業(yè)服務 |
|||
面試筆試題詳細講解 簡歷打磨 模擬面試 公司內部推薦（部分公司直接安排面試） 未來職業(yè)規(guī)劃 |
|||
| 授課方式 |
|||
在線直播授課+服務器登錄實訓，也可以線下現場培訓。 督導老師每天跟蹤學習情況，充分調動你的學習激情。 每天有資深的IC老司機帶著你學習做項目， 你唯一需要保障的只是時間和堅持。 |
|||
| 教學優(yōu)勢 |
|||
曙海教育的數字集成電路設計課程培養(yǎng)了大批受企業(yè)歡迎的工程師。大批企業(yè)和曙海 本課程，秉承16年積累的教學品質，以IC項目實現為導向,老師將會與您分享數字芯片設計的全流程以及Synopsy和Cadence公司EDA工具的綜合使用經驗、技巧。 本課程，以實戰(zhàn)貫穿始終，讓您絕對受益匪淺！ |
|||
| 入學要求 |
|||
學員學習本課程應具備下列基礎知識： |
|||
| 班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|||
| 堅持小班授課，為保證培訓效果，增加互動環(huán)節(jié)，每期人數限3到5人。 | |||
| 上課時間 |
|||
| 近開課時間：2020年11月30日 | |||
| 質量保障 |
|||
| ☆注重質量 ☆邊講邊練 ☆合格學員免費推薦工作 專注高端培訓16年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。 |
|||
| 免費頒發(fā)相關工程師等資格證書 |
|||
| ☆注重質量 ☆邊講邊練 專注高端培訓16年，曙海提供的證書得到本行業(yè)的廣泛認可，學員的能力 得到大家的認同，受到用人單位的廣泛贊譽。 |
|||
| 師資團隊 |
|||
| 【趙老師】 大規(guī)模集成電路設計專家，10多年超大規(guī)模電路SOC芯片設計和版圖設計經驗，參與過DSP、GPU、DTV、WIFI、手機芯片、物聯網芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設計和布局布線，精通SOC芯片 設計和版圖設計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設計、驗證、DFT、PD、流片經驗。 熟練掌握版圖設計規(guī)則并進行驗證及修改；熟練掌握Unix/Linux操作系統；熟悉CMOS設計規(guī)則、物理設計以及芯片的生產流程與封裝。 【王老師】 資深IC工程師，十幾年集成電路IC設計經驗，精通chip的規(guī)劃、數字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網絡芯片、手機芯片等等。 從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計， 熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設計。 【張老師】 從事數字集成電路設計10余年，精通CMOS工藝流程、版圖設計和布局布線，精通VERILOG,VHDL語言， 擅長芯片前端、后端設計和復雜項目實施的規(guī)劃管理，其領導開發(fā)的芯片已成功應用于數個國際知名芯片廠商之產品中。豐富的芯片開發(fā)經驗，對于現今主流工藝下的同步數字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發(fā)，擁有數顆規(guī)模超過百萬門的數字芯片成功流片經驗. ★更多師資力量請見曙海師資團隊。 |
|||
| 新優(yōu)惠 |
|||
| ◆團體報名優(yōu)惠措施：兩人95折優(yōu)惠，三人或三人以上9折優(yōu)惠 。注意：在讀學生憑學生證，即使一個人也優(yōu)惠500元。 | |||
| 質量保障 |
|||
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽； |
|||
| 集成電路IC后端設計培訓 |
|||
◆ 本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具， ◆ 免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！ |
|||
第一階段 |
|||
|
|||
第二階段 |
|||
1.Floor plan 2.電源規(guī)劃 3.布局、擺放 4.時鐘樹 5.布線 6.RC extraction 7.靜態(tài)時序分析（STA） 8.驗證 1)DRC 2)lvs 3)erc 9.項目實戰(zhàn) 10.數字后端全流程設計工具 11.相關工藝庫文件 |
|||
第三階段 芯片后端全工具鏈、全流程實戰(zhàn)演練 |
|||
| 項目實戰(zhàn)： ARM9芯片后端設計整個流程項目實戰(zhàn)演練，使用后端的Synopsys公司的DC,PT等工具， 和Cadence公司的Encounter,Virtuoso等工具，多工具聯合從頭至尾強化練習整個芯片的生成過程。 |
加入高級會員獲得助教答疑
