第一階段 芯片實現

Link-To-Layout邏輯綜合；
靜態(tài)時序分析（STA）；
時序驅動的自動布局布線；
邏輯綜合（Logic Synthesis）；
可測性設計（DFT）。
物理綜合；
靜態(tài)時序分析（STA）；
芯片規(guī)劃（Planning）；
時序驅動的布局布線；
可測性設計（DFT）；
低功耗設計。
物理綜合；
靜態(tài)時序分析（STA）Sign off；
RTL-to-GDS流程；
可測性設計（DFT）；
低功耗設計；
IP嵌入設計。
第二階段 芯片測試、FPGA設計與驗證
芯片測試基礎；
芯片制造工藝；
芯片測試知識；
芯片測試項目和常用輔助工具；
項目設計實踐（C）。
數字電路邏輯設計；
CMOS集成電路設計原理；
硬件描述語言HDL及FPGA設計方法；
FPGA現場集成；
項目設計實踐（C）。

?