課程安排

第一天上午 介紹Vitis, Ultra96開發(fā)板和入手實(shí)驗(yàn)

1.?Vitis軟件平臺原理、軟件界面和開發(fā)流程介紹，包括各組件功能、軟件安裝、軟件和硬件仿真、相關(guān)工具Vivado、Petalinux、HLS和SDK及它們之間的關(guān)系。

2.?Ultra96開發(fā)板介紹，鏡像安裝和升級,硬件搭建和網(wǎng)絡(luò)配置。

3.?用Vitis創(chuàng)建Hello World、Memory、設(shè)備測試和FSBL鏡像啟動等項(xiàng)目并在開發(fā)板上運(yùn)行。

第一天下午 介紹HLS?C++硬件加速和IP封裝原理、HLS軟件，并通過GUI和Tcl 創(chuàng)建HLS若干實(shí)驗(yàn)，熟悉了解HLS技術(shù)

1.?Vivado HLS硬件加速原理、開發(fā)流程、HLS軟件、加速方法pipeline和unroll。

2.?使用Vivado HLS?GUI界面創(chuàng)建HLS?C++項(xiàng)目，C仿真驗(yàn)證，高水平綜合，RTL驗(yàn)證并打包成IP核。

3.?學(xué)習(xí)Tcl命令，使用Tcl命令創(chuàng)建、驗(yàn)證、綜合和打包HLS?C++項(xiàng)目，并比較不同優(yōu)化方法的Latency、Interval和資源利用率。

4.?（選項(xiàng)）學(xué)習(xí)使用IP集成器設(shè)計調(diào)用和打包IP核，創(chuàng)建一個項(xiàng)目包含Tcl生成的兩個IP核，調(diào)用一個Xilinx FFT IP核，打包并驗(yàn)證設(shè)計。

第二天上午 學(xué)習(xí)Xilinx定制嵌入式Linux軟件工具Petalinux軟件及重要概念

1、Petalinux開發(fā)軟件、控制文件、開發(fā)命令和開發(fā)流程介紹，。

2、構(gòu)建底層工具Make命令、Makefile、CMake和Autotools概念、程序和實(shí)驗(yàn)。

3、使用Petalinux生成最簡Ultra96 Linux系統(tǒng)。

4、（選項(xiàng)）構(gòu)建PetaLinux軟件的Yocto架構(gòu)和BitBake工具學(xué)習(xí)和實(shí)驗(yàn)。

第二天下午 定制一個完整的Ultra96v2異構(gòu)加速平臺。

實(shí)驗(yàn)：設(shè)計制作Wifi和DPU功能的Ultra96v2 Vitis異構(gòu)加速平臺，以下內(nèi)容各約一個小時

1.?使用vivado設(shè)計含Wifi和DPU功能的Ultra96v2硬件平臺。

2.?使用Petalinux定制含Wifi和DPU功能的Ultra96v2?Linux軟件平臺。

3.?使用Vitis設(shè)計含Wifi和DPU功能的Ultra96v2?異構(gòu)加速平臺。

第三天 學(xué)習(xí)使用Vitis軟件GUI和命令行開發(fā)基于RTL、C、C++或OpenCL C的FPGA硬件加速項(xiàng)目，進(jìn)行評估、分析和優(yōu)化，部分實(shí)驗(yàn)在ultra96開發(fā)板上運(yùn)行

實(shí)驗(yàn)一、使用Vitis創(chuàng)建RTL向量加法器項(xiàng)目，并運(yùn)用Vitis Analyzer對時間線和DDR傳輸性能進(jìn)行分析。

實(shí)驗(yàn)二、 使用Vitis C++/OpenCL分別使用界面方法和使用命令行創(chuàng)建向量加法器項(xiàng)目，由Vitis調(diào)用Vivado HLS生成硬件kernel，運(yùn)行仿真，并在開發(fā)板上進(jìn)行測試。

實(shí)驗(yàn)三、使用HLS常用優(yōu)化方法對前面的實(shí)驗(yàn)項(xiàng)目進(jìn)行優(yōu)化和仿真，用Vitis Analyzer獲得HLS報告,分析觀察優(yōu)化前后的加速器運(yùn)行狀態(tài)和性能。

實(shí)驗(yàn)四、介紹Vitis?Opencv硬件加速庫和Streaming技術(shù)，創(chuàng)建加速項(xiàng)目對圖像進(jìn)行縮放和高斯濾波等處理。

實(shí)驗(yàn)五、（選項(xiàng)）用Vitis設(shè)計數(shù)字濾波器有限長單位沖激響應(yīng)（FIR）濾波器，并進(jìn)行軟件和硬件仿真。