?
高速電路概述設(shè)計概述
通過多個案例講述如何定義高速電路、什么時候需要考慮高速電路設(shè)計、高速電路設(shè)計的內(nèi)容；
高速電路設(shè)計面臨的問題：電磁兼容性、信號完整性、電源完整性。
專題1 高速電路設(shè)計中器件選型與應(yīng)用
結(jié)合案例，講述高速電路中器件選型對電路設(shè)計的影響、器件選型注意事項及器件的應(yīng)用要點。
（1）?電阻
（2）?電容
（3）?電感
（4）?磁珠
（5）?時鐘電路
（6）?復(fù)位電路
專題2高速電路PCB設(shè)計
結(jié)合cadence軟件，以DDR2/3設(shè)計為例，講述如何進(jìn)行高速PCB的設(shè)計，主要包含如下內(nèi)容：
（1）?走線與信號回路、信號返回路徑
（2）?高速PCB的疊層設(shè)計
（3）?高速PCB的阻抗設(shè)計
（4）?高速PCB設(shè)計分區(qū)原則（電源平面、數(shù)模混合平面分區(qū)等）
（5）?高速PCB的布局設(shè)計
（6）?高速PCB的布線
（7）?高速PCB仿真工具介紹（sigrity）
（8）?總結(jié)高速PCB的設(shè)計方法、設(shè)計規(guī)則和checklists
專題3高速電路中的EMC設(shè)計
通過案例，介紹高速電路EMC設(shè)計，主要包含如下內(nèi)容：
（1）?高速電路EMC的防護(hù)設(shè)計（接地技術(shù)、濾波技術(shù)、屏蔽技術(shù)）
（2）?高速電路ESD防護(hù)
（3）?高速電路防護(hù)器件選型要點
（4）?EMC設(shè)計與信號完整性設(shè)計的差異
（5）?總結(jié)EMC設(shè)計的規(guī)則和checklists
專題4高速電路電源完整性（PI）設(shè)計
結(jié)合Allegro?Sigrity軟件，講解PI的設(shè)計、仿真方法。
（1）?PI設(shè)計概述
（2）?電源分配網(wǎng)絡(luò)（PDN）設(shè)計
（3）?電源噪聲及濾波設(shè)計
l?電源噪聲的產(chǎn)生原因及影響
l?噪聲抑制設(shè)計
l?濾波器件的濾波特性分析
l?目標(biāo)阻抗設(shè)計方法
（4）?電源地平面EMI的抑制
l?PCB疊層的處理
l?PCB分割、布局、布線和電源分配
l?地平面劃分和處理
l?電源濾波處理
（5）?PI仿真設(shè)計
（6）?總結(jié)PI設(shè)計規(guī)則
專題5高速電路時序的設(shè)計
結(jié)合allegro si軟件，以DDR2/3為例，講述高速電路時序設(shè)計問題，包括如下內(nèi)容:
（1）?時序設(shè)計概念
（2）?時序參數(shù)設(shè)計
（3）?源同步系統(tǒng)時序設(shè)計
（4）?共同時鐘系統(tǒng)時序設(shè)計
專題6?高速電路信號完整性（SI）設(shè)計
（1）?信號完整性概述
（2）?常見信號完整性現(xiàn)象及原因分析
介紹反射、振鈴、過沖/欠沖、毛刺、抖動、邊沿單調(diào)性等信號完整性問題的現(xiàn)象、危害及其產(chǎn)生的機(jī)理
（3）?信號完整性問題的解決對策
l?從原理圖、PCB設(shè)計方面，分析信號完整性問題的解決的對策、消除方法。
l?如何選擇合理的拓?fù)?，拓?fù)浣Y(jié)構(gòu)對信號完整性的影響
l?如何進(jìn)行有效的阻抗匹配，端接匹配的方法及應(yīng)用原則
（4）?如何用示波器進(jìn)行信號完整性測試
l?如何通過數(shù)字示波器快速定位信號完整性問題；
l?示波器的使用方法
l?眼圖分析
（5）?總結(jié)信號完整性的設(shè)計規(guī)則和checklists
專題7高速串行網(wǎng)絡(luò)設(shè)計
以PCIE為例講述高速串行網(wǎng)絡(luò)設(shè)計。
（1）?高速串行傳輸技術(shù)的概況和和發(fā)展趨勢以及需要考慮的主要因素，
（2）?影響高速差分信號傳輸質(zhì)量的參數(shù)（差分走線、差分阻抗，?過孔，連接器等）
（3）?頻域描述互連傳輸?shù)?/font>S參數(shù)解讀?
（4）?高速無源通道優(yōu)化設(shè)計（預(yù)加重，去加重，FFE, DFE）
?
